# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-284134

(43)Date of publication of application: 15.10.1999

(51)Int.CI.

H01L 27/10 H01L 21/8244 H01L 27/11

(21)Application number: 10-081516

(71)Applicant: SONY CORP


(22)Date of filing:

27.03.1998

(72)Inventor: YAMADA HIROYUKI

# (54) SEMICONDUCTOR MEMORY DEVICE AND ITS MANUFACTURE

PROBLEM TO BE SOLVED: To reduce a fluctuation of a resist film thickness and suppress variations of a line width at a minimum by a method wherein a dummy layer is provided in a region which is not used as an active region and a wiring layer region in a peripheral circuit region, and a final height of an underlayer is substantially same between a memory cell region and a peripheral region. SOLUTION: A semiconductor device has a memory cell region and a peripheral circuit region, and each region has an element separation region by an element isolation film 12 on a semiconductor substrate 11. In the memory cell region, a first conductive layer 13 is covered with an interlayer insulation film 6 via a gate oxide film, and a second conductive film 14 is disposed thereon. The peripheral circuit region has first and second dummy layers 15, 16 so as to respectively correspond to first and second conductive layers of the memory cell region in a region except for a region where an active region 1 and a wiring layer 3 are provided. For this reason, a height Hm of an underlayer of the memory cell region is substantially same as a height Hp1 of an underlayer of the peripheral region.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平11-284134

(43)公開日 平成11年(1999)10月15日

(51) Int.Cl.6 H01L 27/10 識別記号 481

FΙ

481

21/8244 27/11

H01L 27/10

381

審査請求 未請求 請求項の数11 OL (全 9 頁)

(21)出願番号

特顯平10-81516

(71)出願人 000002185

ソニー株式会社

(22)出顧日

平成10年(1998) 3月27日

東京都品川区北品川6丁目7番35号

(72)発明者 山田 浩之

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 佐藤 隆久

(54) 【発明の名称】 半導体記憶装置およびその製造方法

# (57)【要約】

【課題】工程数、チップサイズを増加させることなく、 メモリセル領域の端の部分の下地段差によって生じる線 幅バラツキを抑えることにより、信頼性の高い半導体記 憶装置及びその製造方法を提供する。

【解決手段】メモリセル領域と周辺回路領域を有する多 層構造の半導体記憶装置において、該周辺回路領域であ って、アクティブ領域と配線層領域を除く領域にダミー 層を有する半導体記憶装置。



#### 【特許請求の範囲】

【請求項1】メモリセル領域と周辺回路領域を有する多 層構造の半導体記憶装置において、

該周辺回路領域であって、アクティブ領域と配線層領域 を除く領域にダミー層を有する、

### 半導体記憶装置。

【請求項2】前記ダミー層は、メモリセル領域と隣接する周辺回路領域であって、メモリセル領域との境界から最大50μm離れた位置まで設けられている、

請求項1記載の半導体記憶装置。

【請求項3】前記ダミー層は、ポリシリコン若しくは不 純物でドープされたポリシリコンからなる層である、 請求項1記載の半導体記憶装置。

【請求項4】前記半導体記憶装置は、SRAM (Static Random Access Memory)である、

請求項1記載の半導体記憶装置。

【請求項5】メモリセル領域と周辺回路領域を有する多 層構造の半導体記憶装置の製造方法において、

該周辺回路領域であって、アクティブ領域と配線層領域 を除く領域にダミー層を形成する工程を有する、

半導体記憶装置の製造方法。

【請求項6】前記ダミー層は、メモリセル領域と隣接する周辺回路領域であって、メモリセル領域の端から最大50μm離れた位置まで形成する、請求項5記載の半導体記憶装置の製造方法。

【請求項7】前記ダミー層は、ポリシリコン若しくは不 純物でドープされたポリシリコンからなる層である、 請求項5記載の半導体記憶装置の製造方法。

【請求項8】前記半導体記憶装置は、SRAM (Static Random Access Memory)である、

請求項5記載の半導体記憶装置の製造方法。

【請求項9】メモリセル領域と周辺回路領域を有する多 層構造の半導体記憶装置の製造方法において、

半導体基板上に、素子分離領域を形成する工程と、

該素子分離領域に、ゲート電極を形成する工程と、

全面に第1の絶縁膜を形成する工程と、

メモリセル領域に第1の導電層を形成すると同時に、周辺回路領域であって、アクティブ領域と配線層領域を除く領域に、ダミー層を形成する工程と、

全面に第2の絶縁膜を形成する工程と、

前記第2の絶縁膜上にレジスト膜を成膜する工程と、 前記レジスト膜を所定のパターンにパターニングする工 程と、

第2の導電層を形成する工程と、

前記レジスト膜を除去する工程を有する、

半導体記憶装置の製造方法。

【請求項10】前記ダミー層は、第1の導電層と同じ材料からなる層である、

請求項9記載の半導体記憶装置の製造方法。

【請求項11】前記レジスト膜を形成する工程は、略等 しい膜厚でレジスト膜を成膜する工程である、

請求項9記載の半導体記憶装置の製造方法。

05 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリセル領域と 周辺回路領域を有する多層構造の半導体記憶装置におい て、該周辺回路領域であって、アクティブ領域と配線層 領域として使われていない領域に、ダミー層を有するこ とを特徴とする半導体記憶装置及びその製造方法に関す る。

[0002]

【従来の技術】半導体記憶装置は、メモリセル領域と周辺回路領域に別れている。メモリセル領域は高集積化、微細化が進み、それに伴って高い精度の配線パターン等のパターン形成技術が要求されている。例えば、配線パターン形成をi線リソグラフィにより行う場合、メモリセル領域は、0.35μmでデザインされ、約±10%の配線幅(所謂、線幅)の制御が要求される。

【0003】しかし、この線幅制御を行うことはなかなか難しい。この線幅制御を悪化させる要因の一つとして、レジスト膜厚の変動がある。図9にパターン線幅のレジスト膜厚の変動を示す。所謂定在波効果により、線 幅がレジスト膜厚の変化に伴い、周期的に変化している。定在波効果とは、露光入射光と下地からの反射光とが干渉し、露光波長とレジストの屈折率に応じた周期で感度変動が発生し、その結果パターン線幅、即ち、線幅が変動するものである。

【0004】メモリセル領域の中で、中央部分は下地が 30 同一構造であり、レジスト膜厚がほぼ均一になり線幅の 変動は小さい。しかし、端の部分は、周辺領域との段差 の影響で、レジスト膜厚が変動し、線幅が大きく変動す る。線幅は、段差が大きい程、また段差近傍ほどレジス 35 ト膜厚の変動の影響を受けてバラツキが大きくなる。図 13にメモリセル領域において端から中央(Aから A') に向かって線幅を測定した結果の例を示す。端の 部分は段差の影響でレジスト膜厚が変動し、線幅はばら ついているが内側ではその影響はなくなり線幅はほぼ一 40 定になっている。導電層の線幅のバラツキが大きいと、 トランジスタ能力や配線容量にバラツキを生じ、半導体 記憶装置の信頼性の低下をもたらす。特に、高集積化、 微細化が進んでいる近年の半導体記憶装置においてはそ の影響が大きい。

45 【0005】図10に、ダミー層を形成しない従来の半導体装置の製造方法の概略を示す。図10(a)に示すように、先ず、半導体基板201上に素子分離領域を、例えばLOCOS法により形成する。次いで、図示しないゲート酸化膜を形成した後、例えば、ポリシリコンを50全面に堆積させ、不純物をドーピングすることにより導

電化する。次いで、図示しないレジスト膜を全面に成膜 して、所定のパターニングを行い、導電層203及び電 極205を形成する。

【0006】次に、図10(b)に示すように、全面に第1の層間絶縁膜206を形成した後、図10(c)に示すように、例えば、ポリシリコンを全面に堆積させ、不純物をドーピングすることにより導電化する。次いで、図示しないレジスト膜を全面に成膜して、所定のパターニングを行う。

【0007】このとき、メモリセル領域において端の部分のレジスト膜厚B'と中央部分のレジスト膜厚C'とは大きく相違している。その結果、レジストのパターン線幅がばらつき、その上に形成する導電層の線幅もバラツキを生じることになる。

#### [0008]

【発明が解決しようとする課題】前記したレジスト膜厚の変動による線幅バラツキの影響を抑える方法の一つとして、Recess構造が提案されている。これは、図11に示すように、周辺回路領域を前もって高くしておくことにより、出来上がりの下地の高さをメモリセル領域と揃え、レジスト膜厚の変化を少なくする方法である。

【0009】しかし、この方法による場合、周辺回路領域を前もって高くしておくという余分な工程が必要となり、初期の工程ほど段差が大きく、レジスト膜厚の変化も大きくなるという問題がある。

【0010】又、別の方法として、図12に示すメモリセル領域の外側に予めダミー領域を設ける方法がある。しかし、この方法は、工程数の増加という問題はなく、常にメモリセル領域とメモリセル領域と隣接する周辺領域の下地の高さを同一にでき、その結果メモリセル領域の端の部分の線幅ばらつきを抑えることができるという利点はあるものの、ダミー領域を予め設けるため、該領域分だけ、チップサイズが大きくなってしまうという問題があり、半導体メモリの微細化の要求に応えられないおそれがでてくる。

【0011】このため、工程数、チップサイズを増加させることなく、メモリセル領域の端の部分の下地段差によって生じる線幅バラツキを抑える、より効果的な方法が求められている。

【0012】本発明は、かかる実状に鑑みてなされたものであり、工程数、チップサイズを増加させることなく、メモリセル領域の端の部分の下地段差によって生じる線幅バラツキを抑えることにより、信頼性の高い半導体記憶装置及びその製造方法を提供することを目的とする。

#### [0013]

【課題を解決するための手段】本発明は、上記課題を達成すべく、メモリセル領域と周辺回路領域を有する多層構造の半導体記憶装置において、該周辺回路領域であっ

て、アクティブ領域と配線層領域として使われていない 領域にダミー層を有することを特徴とする半導体記憶装 置を提供する。

【0014】本発明の半導体記憶装置をかかる構成とす 05 ることによって、何ら工程数及びチップサイズの増加を 伴うことなく、最終的な下地の高さを、メモリセル領域 と周辺回路領域で略同じとすることにより、レジスト膜 厚の変動を少なくし、線幅のパラツキを最小限に抑える ことができる。

10 【0015】また、本発明は、メモリセル領域と周辺回路領域を有する多層配線構造の半導体記憶装置の製造方法において、該周辺回路領域であって、アクティブ領域と配線層領域として使われていない領域にダミー層を形成する工程を有する、半導体記憶装置の製造方法を提供 15 する。

【0016】前記本発明の半導体記憶装置及びその製造方法において、前記ダミー層は、周辺回路領域であって、図13特性からメモリセル領域の端から50μm離れた位置まで設けられるのが好ましい。このような領域20 は、現実にメモリセルの該周辺回路領域であって、アクティブ領域と配線層領域として使われていない領域として多数存在している。

【0017】また、前記ダミー層は、メモリセル領域の下地の高さと周辺回路領域の下地の高さを略同一にする25 役割を果たすものであれば、特に材料に限定はない。例えば、ポリシリコン若しくは不純物でドープされたポリシリコン、アルミニウム等からなる層を挙げることができるが、メモリセル領域に形成する導電層と同一の材料を用いて同時に形成するのがより好ましい。

30 【0018】本発明の半導体記憶装置の製造方法は、好適には、少なくとも、メモリセル領域と周辺回路領域を有する多層構造の半導体記憶装置の製造方法において、半導体基板上に、素子分離領域を形成する工程と、該素子分離領域にゲート電極を形成する工程と、全面に第1の絶縁膜を形成する工程と、メモリセル領域に第1の導電層を形成すると同時に、周辺回路領域であって、アクティブ領域と配線層領域として使われていない領域に、ダミー層を形成する工程と、全面に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上にレジスト膜を成膜する工程と、前記レジスト膜を所定のパターンにパターニングする工程と、第2の導電層を形成する工程と、前記レジスト膜を除去する工程を有する。

【0019】なお、前記本発明の半導体記憶装置においては、第2の導電層を形成し、レジスト膜を剥離した後に、さらに上層の配線層及び周辺回路領域に対応する上層のダミー層を有していてもよい。この場合、前記上層のダミー層もメモリセル領域の対応する上層の導電層(即ち、第3層以上の導電層)と同時に形成するのが、製造上好ましい。

【0020】本発明の構成をこのようにすることによっ

て、工程数を何ら増やすこと無く、最終的にメモリセル 領域の下地の高さと、周辺回路領域の下地の高さをほぼ 同一とすることができ、線幅バラツキの少ない、信頼性 の高い半導体記憶装置を得ることができる。

#### [0021]

【発明の実施の形態】以下、本発明を更に詳細に説明す る。なお、以下の説明において、ゲート絶縁膜、コンタ クトホール、上層配線等の形成工程は便宜上省略してい る。

#### 第1 実施形態

【0022】図1及び図2に、本発明の半導体記憶装置 の周辺回路領域の拡大図を示す。ここで、1はアクティ ブ領域、2,4,7はコンタクト、3はポリシリコンか らなる配線層等の導電層、8は、例えば、アルミニウム 等からなる配線層をそれぞれ示す(なお、以下の図面に おいて、同じ符号は、同じものを表している。)。

【0023】前記図1に示す周辺回路領域において、ア ルミニウム配線層より下のパターンを図2 (a) に示 す。ここで、アクティブ領域とポリシリコンからなる配 線層を覆うようにして矩形領域を発生させ、更にこの矩 形領域を一定量 (α) 拡げ、この領域を9とする (図2

【0024】次いで、図2(c)に示すように、周辺回 路領域の中で前記9を除いた部分を10とし、この10 の領域に、一定ルールに従って、素子分離領域、コンタ クト、ダミー層をそれぞれ形成する。

【0025】以上の様にして得られる平面図を図2

(d)、断面構造を図3に示す。ここで周辺回路領域は 図2(d)のB-B'の断面を示す。図3に示す構造は 模式図である。本発明の半導体記憶装置は、メモリセル 領域と周辺回路領域とを有し、それぞれの領域には、半 導体基板11上に素子分離膜12により素子分離領域を 設けられている。メモリセル領域は、図示しないゲート 酸化膜を介して、第1の導電層13が層間絶縁膜6に覆 われ、その上に第2の導電層14が配置された構造を有 している。

【0026】周辺回路領域は、アクティブ領域及び配線 層3が設けられている領域を除く領域に、メモリセル領 域の第1及び第2の導電層にそれぞれ対応するように第 1及び第2のダミー層15、16を有している。

【0027】図3に示すように、メモリセル領域の下地 の高さHmは、周辺回路領域の下地の高さHp1とほぼ 同じとなっている。従って、その上層に、メモリセル領 域全面にわたり略等しい膜厚でレジスト膜を成膜するこ とができる。

【0028】このように、従来、周辺回路領域のアクテ ィブ領域及び配線層として使用されていなかった領域を 有効活用することによって、何らチップサイズを大きく する必要なくなる。

【0029】前記ダミー層の材料としては、メモリセル

領域の導電層に用いられるものと同じものであるのが好 ましい。例えば、ポリシリコン又は不純物がドープされ たポリシリコン層が好ましい。

【0030】また、このダミー層の形成工程は、メモリ 05 セル領域の導電層を形成するのと同時に行うのが好まし い。同時に行うことによって、何ら工程数を増加させる 必要がなくなる。なお、メモリセル領域の導電層が2層 以上の場合、前記領域10にも同様にダミー層を2層以 上形成するのが好ましい。

【0031】以上のようにして、最終的にメモリセル領 10 域の下地の高さと周辺回路領域の下地の高さが略同一と なり、メモリセル領域中心部と周辺回路領域の境界部に おける下地の高さを略同一とすることができ、レジスト 膜厚の変動に起因する線幅バラツキを効果的に抑えるこ 15 とができる。

# 【0032】第2実施形態

第2実施形態は、周辺回路領域に2つのアクティブ領域 と配線層を有する半導体装置の例である。図4 (a) に、2つのアクティブ領域と配線層を有する周辺回路領 20 域の拡大図を示す。この場合も、図4(b)に示すよう に、第1実施形態と同様にして矩形領域を発生させる。 更にこの矩形領域を一定量 (α) 拡げ、領域 9 を発生さ せる。

【0033】次いで、図4(c)に示すように、周辺回 25 路領域の中で、前記領域9を除いた領域を10とする。 ここで、10に対して最小ルールを設定する。図5 (d) において、この最小ルールよりライン(Lin e) が細い場合には、このラインを覆う矩形領域は10 から除くこととして10'とする。その結果を図5 (e) に示す。これにより、周辺回路領域でのデザイン ルール違反を防止することができる。

【0034】なお、前記領域10'はメモリセル領域と 周辺回路領域の段差に依存するが、好ましくは、メモリ セル領域の端から最大50μm離れた位置まで形成す 35 る。尚、領域 10'が 50 μm以下の場合でも図 13か ら段差に起因した線幅ばらつきを完全には抑えられない 可能性はあるが、従来構造に比べて線幅ばらつきを抑え ることはできる。また、50μm以上離れた位置にダミ 一層を設けた場合であっても、所期の効果が得られる場 40 合がある。

【0035】次に、図5(f)に示すように、この領域 10'に、一定ルールに従って素子分離領域、コンタク ト及びダミー層を形成する。なお、図5 (f)は、ダミ 一層を一層形成した場合を示す。また、図6にそのC-45 C'断面図を示す。図6は、メモリセル領域は、第1の 導電層13及び第2の導電層14の2層構造を有してい るが、周辺回路領域には、第1のダミー層のみを形成し た場合の断面図である。この場合においても、メモリセ ル領域の下地の高さHmと周辺回路領域の下地の高さH

ジスト膜厚の変動に起因する線幅バラツキを抑えること が可能となる。

#### 【0036】第3実施形態

本発明の第3の実施形態は、SRAM等の一般的な半導 体記憶装置の製造例である。なお、以下の図において は、図の左側に周辺回路領域を、右側にメモリセル領域 を示す。また、便宜上、ゲート酸化膜、不純物拡散領 域、コンタクト等の図示を省略している。

【0037】先ず、図7(a)に示すように、半導体基 板(p型またはn型)101上のメモリセル領域及び周 辺回路領域の素子分離を行い、素子分離膜102を形成 する。素子分離は、例えば、LOCOS法等により行う ことができる。なお、周辺回路領域であって、アクティ ブ領域及び配線層として用いられていない領域、好まし くは、メモリセル領域の境界から50μm離れた位置ま で、ダミー層を形成するための素子分離を同時に行う。

【0038】次いで、図7(b)に示すように、ゲート 電極を形成する領域に図示しないゲート酸化膜を形成し たのち、ゲート電極103,105 (第1の導電層)及 びダミー層104 (第1のダミー層) を形成する。ゲー ト電極及びダミー層は、例えばポリシリコンを全面に堆 積させたのち、不純物をドーピングし、レジスト膜を成 膜後、所定のパターニングを行い、フォトリソグラフィ の技術により行うことができる。

【0039】次に、図7(c)に示すように、全面に第 1の絶縁膜106を形成する。該絶縁膜は、例えば、酸 化シリコン膜をCVD法により成膜することにより行う ことができる。

【0040】続いて、図8(d)に示すように、例え ば、ポリシリコン108'を全面に堆積し、不純物をイ オン注入等によりドープする。次いで、全面にレジスト 膜107を成膜した後、所定のパターニングを行う。こ のとき、前工程において、周辺回路領域の所定の位置に ダミー層を形成したため、メモリセル領域の下地の高さ と周辺回路領域の下地の高さとの段差がなくなり、メモ リセル領域の端の部分のレジスト膜の膜厚Bと中央部分 のレジスト膜厚Cとは略同一となる。ダミー層は、この BとCを同一にするために発生させるものであり、周辺 回路領域のレジスト膜の膜厚AとB、Cが同一にならな くても良い。

【0041】次いで、図8(e)に示すように、前記ポ リシリコン層108をエッチングすることにより、第2 の導電層108及びダミーの第2の導電層109を形成

【0042】最後に、全面に層間絶縁膜(第2の絶縁 膜)110を形成することにより、図8(f)に示す構 造を得る。その後は、上層配線層の形成、パッシベーシ ョン膜の形成等公知の方法に従い、所望の半導体記憶装 置を製造することができる。

【0043】以上、実施の形態により本発明を詳細に説

明したが、本発明の要旨を変更しない範囲で、例えば、 発生させるダミー領域が境界から50μm以下でも線幅 ばらつきを抑える効果はある。また3層以上の導電層を 有する半導体装置を製造する場合、配線層の形成に適用 05 する等、適宜、設計、変更が可能である。

【0044】本発明の製造方法は、メモリセル領域と周 辺回路領域とを有し、多層構造を有するSRAM、DR AM、EPROM等の半導体記憶装置の製造に好適に適 用することができる。

#### [0045] 10

【発明の効果】以上説明したように、本発明によれば、 何ら工程数及びチップサイズの増加を伴うことなく、最 終的な下地の高さをメモリセル領域と周辺回路領域で略 同じとすることにより、レジスト膜厚の変動を少なく 15 し、導電層の線幅のバラツキを最小限に抑えることがで

【0046】従って、本発明によれば、歩留りよく、信 頼性の高い半導体記憶装置を製造することができる。

#### 【図面の簡単な説明】

【図1】図1は、メモリセル領域と周辺回路領域とを有 20 する半導体装置を上から見た模式図であり、(a)は、 該半導体装置を上から見た模式図であり、(b)は、周 辺回路領域の拡大図である。

【図2】図2は、ダミー層を形成する領域を決定する工 25 程図であり、(a)は、図1(b)の拡大図において、 配線層から下の層を示す図であり、(c)は、矩形領域 から一定幅 $\alpha$ だけ拡げた領域を示す図であり、(c) は、(b)に従って、ダミー層を形成する領域を決定し た図であり、(d)は以上の工程を経て得られる平面図 30 である。

【図3】図3は、図2 (d) のB-B'の断面図である 【図4】図4は、周辺回路領域に2つのアクティブ領域 と配線層を有する半導体装置の場合の、ダミー層を形成 する領域を決定する工程図である。(a)は、周辺回路 35 領域に2つのアクティブ領域と配線層を有する半導体装 置を上から見た模式図であり、(b)は、矩形領域から 一定幅 $\alpha$ だけ拡げた領域を示す図であり、(c)は、 (b) に従って、ダミー層を形成する領域を決定した図

- 【図5】図5は、図4において、周辺回路領域に、2つ 40 のアクティブ領域と配線層を有する領域が接近している 場合のダミー層を形成する領域を決定する工程図であ る。(d)は、周辺回路領域に、2つのアクティブ領域 と配線層を有する領域が接近している半導体記憶装置の
- 45 該周辺回路領域を上から見た模式図であり、(e)は、 ダミー層を形成する領域を決定した図であり、(f) は、ダミー層を形成した状態を示す図である。

【図6】図6は、図5のC-C'の断面図である。

【図7】図7は、第3実施形態の半導体記憶装置の製造 50 における主な工程の状態断面図である。(a)は、半導

体基板上に素子分離領域を形成した図であり、(b)は、第1の導電層、ゲート電極及びダミーの第1の導電層を形成した図であり、(c)は、その上に第1の層間 絶縁膜を形成した図である。

【図8】図8は、第3実施形態の半導体記憶装置の製造における主な工程の状態断面図である。(d)は、図7(c)に示す状態から、全面にポリシリコンを堆積し、不純物をドープした後、レジスト膜を全面に成膜し、所定のパターニングを行った図であり、(e)は、エッチングにより、第2の導電層及び第2のダミー層を形成し、レジスト膜を除去した図であり、(f)は、全面に第2の層間絶縁膜を形成した図である。

【図9】図9は、レジスト膜の膜厚とレジストの線幅 (Linewidth)との関係(定在波効果)を示したグラフである。

【図10】図10は、ダミー層を形成しない従来の半導体装置の製造の主要工程における状態断面図であり、

(a)は、半導体基板上に素子分離領域を形成し、第1 の導電層及びゲート電極を形成した図であり、(b) は、その上に第1の層間絶縁膜を形成した図であり、

(c) は、ポリシリコンを全面に堆積させた後、レジスト膜を全面に成膜して、所定のパターニングを行った図

[図1]


である。

【図11】図11は、従来の半導体記憶装置の製造方法において、Recess構造半導体記憶装置の周辺回路領域の下地の高さを、メモリセル領域より少し高く設定05 した模式図である。


【図12】図12は、従来の半導体記憶装置の製造方法 において、メモリセル領域の周囲に予めダミーセル領域 を設けた図である。


#### 【符号の説明】

- 10 1 ···アクティブ領域、2,4,7 ···コンタクト、3,5 ···配線層、6 ···層間絶縁膜、8 ···アルミニウム配線層、9,10 <sup>\*</sup>··・領域、10 ···グミー層を形成する領域、101,201 ···半導体基板、102,202 ···素子分離膜、103,203 ···第1の導電層、104 ···第1のダ15 ミー層、105,205 ···電極、106,206 ···第1の層間絶縁膜、107,207 ···レジスト膜、108,208 ···第2の導電層、109 ···第2のダミー層、110,210 ···第2の層間絶縁膜、α ···一定領域、Hp1,Hp3,A,A ···周辺回路領域のレジスト膜の膜20厚、Hm,B,B',C,C' ···メモリセル領域のレジ
- 色縁膜を形成した図であり、 20 厚、Hm, B, B', C, C'…メモ 日全面に堆積させた後、レジス スト膜の膜厚 15定のパターニングを行った図





[図3]





【図6】





【図12】

